Registers In FLASH 0x52002000

RegisterOffset STM32H73x STM32H743 STM32H743 STM32H757_CM4 STM32H757_CM7 STM32H753 STM32H753 STM32H7B3x STM32H7R STM32H7S
ACR0x0000 ✔ ✔ ✔ ✔ ✔ ✔ ✔ ✔ ✔ ✔
BANK1_KEYR0x0004 ✔ ✔ ✔ ✔ ✔ ✔ ✔ ✔ ✘ ✘
KEYR0x0004 ✘ ✘ ✘ ✘ ✘ ✘ ✘ ✘ ✔ ✔
OPTKEYR0x0008 ✔ ✔ ✔ ✔ ✔ ✔ ✔ ✔ ✘ ✘
BANK1_CR0x000C ✔ ✔ ✔ ✔ ✔ ✔ ✔ ✔ ✘ ✘
BANK1_SR0x0010 ✔ ✔ ✔ ✔ ✔ ✔ ✔ ✔ ✘ ✘
CR0x0010 ✘ ✘ ✘ ✘ ✘ ✘ ✘ ✘ ✔ ✔
BANK1_CCR0x0014 ✔ ✔ ✔ ✔ ✔ ✔ ✔ ✔ ✘ ✘
SR0x0014 ✘ ✘ ✘ ✘ ✘ ✘ ✘ ✘ ✔ ✔
FCR0x0018 ✘ ✘ ✘ ✘ ✘ ✘ ✘ ✘ ✔ ✔
OPTCR0x0018 ✔ ✔ ✔ ✔ ✔ ✔ ✔ ✔ ✘ ✘
OPTSR_CUR0x001C ✔ ✔ ✔ ✔ ✔ ✔ ✔ ✔ ✘ ✘
IER0x0020 ✘ ✘ ✘ ✘ ✘ ✘ ✘ ✘ ✔ ✔
OPTSR_PRG0x0020 ✔ ✔ ✔ ✔ ✔ ✔ ✔ ✔ ✘ ✘
ISR0x0024 ✘ ✘ ✘ ✘ ✘ ✘ ✘ ✘ ✔ ✔
OPTCCR0x0024 ✔ ✔ ✔ ✔ ✔ ✔ ✔ ✔ ✘ ✘
BANK1_PRAR_CUR0x0028 ✔ ✔ ✔ ✔ ✔ ✔ ✔ ✔ ✘ ✘
ICR0x0028 ✘ ✘ ✘ ✘ ✘ ✘ ✘ ✘ ✔ ✔
BANK1_PRAR_PRG0x002C ✔ ✔ ✔ ✔ ✔ ✔ ✔ ✔ ✘ ✘
BANK1_SCAR_CUR0x0030 ✔ ✔ ✔ ✔ ✔ ✔ ✔ ✔ ✘ ✘
CRCCR0x0030 ✘ ✘ ✘ ✘ ✘ ✘ ✘ ✘ ✔ ✔
BANK1_SCAR_PRG0x0034 ✔ ✔ ✔ ✔ ✔ ✔ ✔ ✔ ✘ ✘
CRCSADDR0x0034 ✘ ✘ ✘ ✘ ✘ ✘ ✘ ✘ ✔ ✔
BANK1_WPSN_CURR0x0038 ✔ ✔ ✔ ✔ ✔ ✔ ✔ ✔ ✘ ✘
CRCEADDR0x0038 ✘ ✘ ✘ ✘ ✘ ✘ ✘ ✘ ✔ ✔
BANK1_WPSN_PRGR0x003C ✔ ✔ ✔ ✔ ✔ ✔ ✔ ✔ ✘ ✘
CRCDATAR0x003C ✘ ✘ ✘ ✘ ✘ ✘ ✘ ✘ ✔ ✔
BOOT7_CURR0x0040 ✘ ✘ ✘ ✔ ✔ ✘ ✘ ✘ ✘ ✘
BOOT_CURR0x0040 ✔ ✔ ✔ ✘ ✘ ✔ ✔ ✔ ✘ ✘
ECCSFADDR0x0040 ✘ ✘ ✘ ✘ ✘ ✘ ✘ ✘ ✔ ✔
BOOT7_PRGR0x0044 ✘ ✘ ✘ ✔ ✔ ✘ ✘ ✘ ✘ ✘
BOOT_PRGR0x0044 ✔ ✔ ✔ ✘ ✘ ✔ ✔ ✔ ✘ ✘
ECCDFADDR0x0044 ✘ ✘ ✘ ✘ ✘ ✘ ✘ ✘ ✔ ✔
BOOT4_CURR0x0048 ✘ ✘ ✘ ✔ ✔ ✘ ✘ ✘ ✘ ✘
BOOT4_PRGR0x004C ✘ ✘ ✘ ✔ ✔ ✘ ✘ ✘ ✘ ✘
BANK1_CRCCR0x0050 ✔ ✔ ✔ ✔ ✔ ✔ ✔ ✔ ✘ ✘
BANK1_CRCSADDR0x0054 ✔ ✔ ✔ ✔ ✔ ✔ ✔ ✔ ✘ ✘
BANK1_CRCEADDR0x0058 ✔ ✔ ✔ ✔ ✔ ✔ ✔ ✔ ✘ ✘
CRCDATAR0x005C ✔ ✔ ✔ ✔ ✔ ✔ ✔ ✔ ✘ ✘
BANK1_FAR0x0060 ✔ ✔ ✔ ✔ ✔ ✔ ✔ ✔ ✘ ✘
ACR_0x0100 ✔ ✔ ✔ ✔ ✔ ✔ ✔ ✔ ✘ ✘
OPTKEYR0x0100 ✘ ✘ ✘ ✘ ✘ ✘ ✘ ✘ ✔ ✔
BANK2_KEYR0x0104 ✔ ✔ ✔ ✔ ✔ ✔ ✔ ✔ ✘ ✘
OPTCR0x0104 ✘ ✘ ✘ ✘ ✘ ✘ ✘ ✘ ✔ ✔
OPTISR0x0108 ✘ ✘ ✘ ✘ ✘ ✘ ✘ ✘ ✔ ✔
OPTKEYR_0x0108 ✔ ✔ ✔ ✔ ✔ ✔ ✔ ✔ ✘ ✘
BANK2_CR0x010C ✔ ✔ ✔ ✔ ✔ ✔ ✔ ✔ ✘ ✘
OPTICR0x010C ✘ ✘ ✘ ✘ ✘ ✘ ✘ ✘ ✔ ✔
BANK2_SR0x0110 ✔ ✔ ✔ ✔ ✔ ✔ ✔ ✔ ✘ ✘
OBKCR0x0110 ✘ ✘ ✘ ✘ ✘ ✘ ✘ ✘ ✔ ✔
BANK2_CCR0x0114 ✔ ✔ ✔ ✔ ✔ ✔ ✔ ✔ ✘ ✘
OBKDR00x0118 ✘ ✘ ✘ ✘ ✘ ✘ ✘ ✘ ✔ ✔
OPTCR_0x0118 ✔ ✔ ✔ ✔ ✔ ✔ ✔ ✔ ✘ ✘
OBKDR10x011C ✘ ✘ ✘ ✘ ✘ ✘ ✘ ✘ ✔ ✔
OPTSR_CUR_0x011C ✔ ✔ ✔ ✔ ✔ ✔ ✔ ✔ ✘ ✘
OBKDR20x0120 ✘ ✘ ✘ ✘ ✘ ✘ ✘ ✘ ✔ ✔
OPTSR_PRG_0x0120 ✔ ✔ ✔ ✔ ✔ ✔ ✔ ✔ ✘ ✘
OBKDR30x0124 ✘ ✘ ✘ ✘ ✘ ✘ ✘ ✘ ✔ ✔
OPTCCR_0x0124 ✔ ✔ ✔ ✔ ✔ ✔ ✔ ✔ ✘ ✘
BANK2_PRAR_CUR0x0128 ✔ ✔ ✔ ✔ ✔ ✔ ✔ ✔ ✘ ✘
OBKDR40x0128 ✘ ✘ ✘ ✘ ✘ ✘ ✘ ✘ ✔ ✔
BANK2_PRAR_PRG0x012C ✔ ✔ ✔ ✔ ✔ ✔ ✔ ✔ ✘ ✘
OBKDR50x012C ✘ ✘ ✘ ✘ ✘ ✘ ✘ ✘ ✔ ✔
BANK2_SCAR_CUR0x0130 ✔ ✔ ✔ ✔ ✔ ✔ ✔ ✔ ✘ ✘
OBKDR60x0130 ✘ ✘ ✘ ✘ ✘ ✘ ✘ ✘ ✔ ✔
BANK2_SCAR_PRG0x0134 ✔ ✔ ✔ ✔ ✔ ✔ ✔ ✔ ✘ ✘
OBKDR70x0134 ✘ ✘ ✘ ✘ ✘ ✘ ✘ ✘ ✔ ✔
BANK2_WPSN_CURR0x0138 ✔ ✔ ✔ ✔ ✔ ✔ ✔ ✔ ✘ ✘
BANK2_WPSN_PRGR0x013C ✔ ✔ ✔ ✔ ✔ ✔ ✔ ✔ ✘ ✘
BOOT7_CURR_0x0140 ✘ ✘ ✘ ✔ ✔ ✘ ✘ ✘ ✘ ✘
BOOT7_PRGR_0x0144 ✘ ✘ ✘ ✔ ✔ ✘ ✘ ✘ ✘ ✘
BOOT4_CURR_0x0148 ✘ ✘ ✘ ✔ ✔ ✘ ✘ ✘ ✘ ✘
BOOT4_PRGR_0x014C ✘ ✘ ✘ ✔ ✔ ✘ ✘ ✘ ✘ ✘
BANK2_CRCCR0x0150 ✔ ✔ ✔ ✔ ✔ ✔ ✔ ✔ ✘ ✘
BANK2_CRCSADDR0x0154 ✔ ✔ ✔ ✔ ✔ ✔ ✔ ✔ ✘ ✘
BANK2_CRCEADDR0x0158 ✔ ✔ ✔ ✔ ✔ ✔ ✔ ✔ ✘ ✘
BANK2_FAR0x0160 ✔ ✔ ✔ ✔ ✔ ✔ ✔ ✔ ✘ ✘
NVSR0x0200 ✘ ✘ ✘ ✘ ✘ ✘ ✘ ✘ ✔ ✔
NVSRP0x0204 ✘ ✘ ✘ ✘ ✘ ✘ ✘ ✘ ✔ ✔
ROTSR0x0208 ✘ ✘ ✘ ✘ ✘ ✘ ✘ ✘ ✔ ✔
ROTSRP0x020C ✘ ✘ ✘ ✘ ✘ ✘ ✘ ✘ ✔ ✔
OTPLSR0x0210 ✘ ✘ ✘ ✘ ✘ ✘ ✘ ✘ ✔ ✔
OTPLSRP0x0214 ✘ ✘ ✘ ✘ ✘ ✘ ✘ ✘ ✔ ✔
WRPSR0x0218 ✘ ✘ ✘ ✘ ✘ ✘ ✘ ✘ ✔ ✔
WRPSRP0x021C ✘ ✘ ✘ ✘ ✘ ✘ ✘ ✘ ✔ ✔
HDPSR0x0230 ✘ ✘ ✘ ✘ ✘ ✘ ✘ ✘ ✔ ✔
HDPSRP0x0234 ✘ ✘ ✘ ✘ ✘ ✘ ✘ ✘ ✔ ✔
EPOCHSR0x0250 ✘ ✘ ✘ ✘ ✘ ✘ ✘ ✘ ✔ ✔
EPOCHSRP0x0254 ✘ ✘ ✘ ✘ ✘ ✘ ✘ ✘ ✔ ✔
OBW1SR0x0260 ✘ ✘ ✘ ✘ ✘ ✘ ✘ ✘ ✔ ✔
OBW1SRP0x0264 ✘ ✘ ✘ ✘ ✘ ✘ ✘ ✘ ✔ ✔
OBW2SR0x0268 ✘ ✘ ✘ ✘ ✘ ✘ ✘ ✘ ✔ ✔
OBW2SRP0x026C ✘ ✘ ✘ ✘ ✘ ✘ ✘ ✘ ✔ ✔