Fields In DBGMCU_APB1FZR1 (0xE0042000, 0x0008)
Field | Offset | Width |
STM32L4x2 |
STM32L4P5 |
STM32L4R5 |
STM32L4R9 |
STM32L4x1 |
STM32L4x2 |
STM32L4x3 |
STM32L4x5 |
STM32L4x6 |
DBG_TIM2_STOP | 0 | 1 |
✔ |
✘ |
✘ |
✘ |
✔ |
✔ |
✔ |
✘ |
✘ |
DBG_TIMER2_STOP | 0 | 1 |
✘ |
✔ |
✔ |
✔ |
✘ |
✘ |
✘ |
✔ |
✔ |
DBG_TIM3_STOP | 1 | 1 |
✘ |
✔ |
✔ |
✔ |
✘ |
✘ |
✘ |
✔ |
✔ |
DBG_TIM4_STOP | 2 | 1 |
✘ |
✔ |
✔ |
✔ |
✘ |
✘ |
✘ |
✔ |
✔ |
DBG_TIM5_STOP | 3 | 1 |
✘ |
✔ |
✔ |
✔ |
✘ |
✘ |
✘ |
✔ |
✔ |
DBG_TIM6_STOP | 4 | 1 |
✔ |
✘ |
✘ |
✘ |
✔ |
✔ |
✔ |
✘ |
✘ |
DBG_TIMER6_STOP | 4 | 1 |
✘ |
✔ |
✔ |
✔ |
✘ |
✘ |
✘ |
✔ |
✔ |
DBG_TIM7_STOP | 5 | 1 |
✔ |
✔ |
✔ |
✔ |
✔ |
✔ |
✔ |
✔ |
✔ |
DBG_RTC_STOP | 10 | 1 |
✔ |
✔ |
✔ |
✔ |
✔ |
✔ |
✔ |
✔ |
✔ |
DBG_WWDG_STOP | 11 | 1 |
✔ |
✔ |
✔ |
✔ |
✔ |
✔ |
✔ |
✔ |
✔ |
DBG_IWDG_STOP | 12 | 1 |
✔ |
✔ |
✔ |
✔ |
✔ |
✔ |
✔ |
✔ |
✔ |
DBG_I2C1_STOP | 21 | 1 |
✔ |
✔ |
✔ |
✔ |
✔ |
✔ |
✔ |
✔ |
✔ |
DBG_I2C2_STOP | 22 | 1 |
✔ |
✔ |
✔ |
✔ |
✔ |
✔ |
✔ |
✔ |
✔ |
DBG_I2C3_STOP | 23 | 1 |
✔ |
✔ |
✔ |
✔ |
✔ |
✔ |
✔ |
✔ |
✔ |
DBG_CAN1_STOP | 25 | 1 |
✘ |
✔ |
✘ |
✘ |
✘ |
✘ |
✘ |
✘ |
✘ |
DBG_CAN_STOP | 25 | 1 |
✔ |
✘ |
✔ |
✔ |
✔ |
✔ |
✔ |
✔ |
✔ |
DBG_LPTIM1_STOP | 31 | 1 |
✔ |
✔ |
✘ |
✘ |
✔ |
✔ |
✔ |
✘ |
✘ |
DBG_LPTIMER_STOP | 31 | 1 |
✘ |
✘ |
✔ |
✔ |
✘ |
✘ |
✘ |
✔ |
✔ |